Proste ALU napisane w Verilogu, zadanie jednego z laboratoriów podstaw mikroelektroniki na WEiTI PW. Stworzone edytorem VIM, skompilowane kompilatorem CVER.


pmk-lab6-tomek_cedro.v – kod źródłowy

verilog.log – wynik kompilacji = testbench

GTK Wave screenshot – darmowy open-source program do analizy czasowej symulacji.